具有高性能創新的LatticeECP4系列重新定義低成本、低功耗FPGA
【台北訊，2011年11月17日】萊迪思半導體公司（NASDAQ: LSCC）今天宣佈推出下一代LatticeECP4™FPGA系列，重新定義低成本、低功耗的中階FPGA市場。採用低成本wire-bond封裝的LatticeECP4™FPGA具有6 Gbps的SERDES，功能強大的DSP模塊和具有以硬核IP為基礎的通訊引擎，適用於低成本和低功耗的無線、有線、視訊、和運算市場。 LatticeECP4 FPGA系列以屢獲殊榮的LatticeECP3™系列為基礎，為主流客戶提供高階功能，同時保持業界領先的低功耗和低成本。LatticeECP4是各種應用用來開發主流平台的理想套件，如無線射頻遠端網路架構、分散式天線系統、微蜂巢式基地台、乙太網路彙聚、交換、路由器、工業網路、視訊訊號處理、視訊傳輸、和資料中心的運算。
觀看LatticeECP4 FPGA系列的視訊展示連結：
流覽和下載 LatticeECP4 FPGA系列的圖片：
www.latticesemi.com/ecp4images
高品質的SERDES和固化的通訊引擎
LatticeECP4 FPGA包含多達16個符合CEI 標準的6 GbpsSERDES通道，具有嵌入式物理編碼子層（PCS）模組，採用低成本wire-bonded封裝和高性能flip chip封裝，使客戶能夠選擇以晶片到晶片、以及遠距離背板應用的方式部署LatticeECP4FPGA。多功能和可配置的SERDES / PCS可以流暢、與固化的通訊引擎相集成，有效率地構建完整高頻寬子系統。通訊引擎可比採用類似的FPGA減少10倍以上的功耗和成本。LatticeECP4通訊引擎組合包括針對PCI Express2.1、多個10千兆乙太網路MAC和三速乙太網路MAC、以及串列快速I / O（SRIO）2.1的解決方案。 SERDES / PCS和通訊引擎的結合是完成以複雜串列協定為基礎的理想設計選擇，具有低成本、低功耗、和小尺寸的特點，同時可加快產品上市時間。
創新的DSP處理技術，減少乘法器的數量
LatticeECP4系列具有功能強大的數位訊號處理（DSP）模組，18x18乘法器、寬ALU、加法樹、以及用於級聯的進位鏈塊。獨特的加速邏輯意味著每個LatticeECP4 DSP模組可等於4個LatticeECP3 DSP模組，較上一代LatticeECP3組件的訊號處理能力高出4倍。靈活的18x18乘法器可以分解成9X9、或組合成36X36，以便完美地符合客戶的應用需求。此外，多達576個乘法器可以級聯在一起構成複雜的濾波器，用於無線射頻遠端網路架構（RRH）、以MIMO射頻天線為基礎的解決方案，以及視訊處理的應用。
更高的性能和容量
LatticeECP4 FPGA的速度比上一代套件快50％，具有1066 Mbps的DDR3記憶體介面和1.25 Gbps的LVDS I / O，也可作為串列千兆乙太網介面。新的LatticeECP4系列還有66％以上的邏輯資源和42％以上的嵌入式記憶體，使設計工程師能夠在FPGA中構造完整的系統單晶片（SoC）。
萊迪思公司業務部副總裁暨總經理Sean Riley表示，「下一代LatticeECP4 FPGA系列為客戶提供前所未有的高功能、高性能、低成本和低功耗的組合，這對高階、但成本敏感的無線、有線，視訊和電腦應用是必需的。萊迪思向來是市場先驅，用經濟的套件為客戶提供尖端的創新。現在我們的Lattice Diamond®設計軟體中包含了LatticeECP4套件。我們的客戶可以立即開始建立廣泛的、低功耗的平台，以擴大他們的市場。」
LatticeECP4 FPGA的設計支持
萊迪思提供智慧財產權（IP）核、開發板、和設計軟體，以便快速啟動設計並加快產品上市時程。一系列的智慧財產權（IP）核包括CPRI、OBSAI、串列RapidIO、XAUI、SGMII/千兆乙太網路、PCI Express、串列連接SMPTE、FIR濾波器、FFT、Reed-Solomon編碼器/解碼器、針對DSP功能的CORDIC、CIC、NCO、和針對記憶體介面和連接的其他IP核。
Lattice Diamond設計環境加速開發時間
客戶可開始使用Lattice Diamond 1.4 beta設計軟體，以LatticeECP4FPGA進行設計。Lattice Diamond設計軟體是針對萊迪思FPGA產品的全新旗艦設計環境，提供一整套功能強大的工具、高效的設計流程、和使用者介面，使設計人員能夠更迅速地針對低功耗、成本敏感的FPGA應用。此外，LatticeDiamond軟體繼續提供業界領先、專門為低成本和低功耗應用而開發的功能。其中包括非常準確的功耗計算器，基於引腳的同時開關輸出雜訊計算器和經驗證的MAP和PAR FPGA實現演算法，有助於確保低成本和低功耗設計的解決方案。欲瞭解有關Lattice Diamond設計環境的更多資訊，請參考：www.latticesemi.com/latticediamond。
關於LatticeECP4 FPGA系列
LatticeECP4 FPGA系列有6款套件，提供符合多協議標準的6GSERDES，採用低成本的wire-bond封裝，DDR1/2/3記憶體介面的速度高達1066 Mbps，功能強大的可級聯DSP模組非常適用於高性能射頻、基頻和圖像訊號處理。LatticeECP4 FPGA具有1.25 Gbps的切換速度，還有快速LVDSI / O以及高達10.6Mbits的嵌入式記憶體。邏輯密度從30K LUT到250KLUT，多達512個用戶I/ O。 LatticeECP4 FPGA系列的高性能特性包括：
- 工作速度>500MHz的36X36具有乘法和累加功能的DSP模組。DSPslice還具有創新的級聯特性，用於實現寬ALU及加法樹的功能，而沒有FPGA邏輯的性能瓶頸。 DSP模組提供加速邏輯，相較於上一代DSP架構每個DSP模塊有4倍的頻寬。
- 6 Gbps SERDES符合CEI - 6G抖動規範，每個SERDESquad具有能夠混合和匹配多種協議的功能。包括PCI Express 2.1、 CPRI、OBSAI、XAUI、串列RapidIO2.0、SGMII/千兆乙太網路和萬兆乙太網路。
- 專門設計的SERDES / PCS模組能夠實現低延遲變化CPRI連結的設計，常用於採用無線射頻遠端網路架構連接的無線基地台。
- 固化的通訊引擎模組使用固化的金屬陣列，具有多個10GbE和三速MAC模組，以及PCI Express2.1和SRIO2.1模組。相較於傳統以FPGA為基礎的模組，這些模組的面積和功耗效率高出10倍以上。
- 符合SMPTE串列數位介面標準，具有前所未有的功能，每個SERDES通道獨立支持3G、HD和SD視訊廣播訊號。支援三速率而無需任何過採樣技術，盡可能減少消耗的功耗。
- 1.25 Gbps LVDS I / O，擁有時脈資料恢復模組，能夠與高性能ADC/ DAC介面並實現SGMII/GbE鏈路。在通用的I / O上執行CDR功能為設計人員大幅增加串列I / O的數目，當需要大量的SERDES通道時，甚至可以使用更小的FPGA，大幅降低實現串列乙太網路介面邏輯的成本。
這些特點使LatticeECP4 FPGA系列非常適合大量的成本和功耗敏感之應用，例如無線基礎設施、有線接入設備、視訊和圖像，以及運算應用。欲瞭解更多有關新的LatticeECP4 FPGA系列的資訊，請參考www.latticesemi.com/ecp4。
供貨
有些客戶已經開始使用Lattice Diamond 1.4 beta設計軟體以LatticeECP4FPGA進行設計。在2012年的上半年可獲得套件樣品，預計2012年下半年開始量產出貨。
