ARM與Cortex筆記 « Loda's blog

ARM與Cortex筆記 « Loda's blog

瀏覽:1161
日期:2024-09-02
Cortex A8 支援兩階的 Cache, 其中 L1 Cache 支援 16kbytes 或 32kbytes 的 I/D-Cache(Harvard 架構), 與每個 Byte 有一個 Bit 的校正碼 (Parity Bit), 每個 Cache 都支援 4ways 的機制 (可作為 4 個快取區塊), 並使用 Hash Virtual Address Buffer(HVAB) 預測 Pipeline 要 ......看更多