verilog2001新加入的語法(轉) @ 阿比兄 :: 痞客邦 PIXNET ::

verilog2001新加入的語法(轉) @ 阿比兄 :: 痞客邦 PIXNET ::

瀏覽:377
日期:2024-10-09
15.Verilog-2001 Generate語句 Verilog- 2001添加了generate循環,允許產生module和primitive的多個實例化,同時也可以產生多個 variable,net,task,function,continous assignment,initial和always。在generate語句中可以引入if-else和case ......看更多